리세스된 게이트 전극의 형성 방법

Method for forming a recessed gate electrode

Abstract

공정 불량이 감소되는 리세스된 게이트 전극의 형성 방법으로, 먼저 반도체 기판에서 게이트 형성 영역을 부분적으로 식각하여 제1 리세스부를 형성한다. 상기 제1 리세스부의 하부와 연통하고 상기 제1 리세스부보다 좁은 폭을 갖는 제2 리세스부를 형성한다. 상기 제2 리세스부의 측벽에 형성되는 막의 두께보다 상기 제1 리세스부의 측벽에 형성되는 막의 두께가 더 두껍게 되도록, 상기 제1 및 제2 리세스부의 측벽에 스페이서를 형성한다. 상기 제2 리세스부의 하부와 연통하고 상기 제2 리세스부보다 넓은 폭을 갖는 제3 리세스부를 형성한다. 상기 제1 내지 제3 리세스부의 측벽에 스페이서를 제거한다. 다음에, 상기 제1 내지 제3 리세스부 내부에 게이트 산화막 및 게이트 도전막을 형성한다. 상기 공정에 의하면, 리세스 상부에 원치 않는 홀이 생성되는 등의 불량을 감소시킬 수 있다.
A method for forming a recessed gate electrode is provided to prevent the generation of holes on a first recess part by using spacers with different thickness formed at first and second recess parts. A mask pattern is formed on a substrate(100) to expose a gate forming region. A preliminary first recess part is formed by anisotropic etching of the exposed substrate. A first recess part(108) is formed by isotropic etching of the preliminary first recess part. A second recess part(110) is formed to have a relatively narrow width. Spacers(112a) are formed at both sidewalls of the first and the second recess parts, wherein the thickness of the spacer formed at the first recess part is thicker than that of the spacer formed at the second recess part. A third recess part(114) is formed to have a wider width compared to the second recess part. After the spacers and the mask pattern are removed, a gate oxide layer and a gate conductive layer are formed in the first, the second and the third recess parts.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (2)

    Publication numberPublication dateAssigneeTitle
    KR-100282452-B1February 15, 2001김영환, 현대반도체주식회사반도체 소자 및 그의 제조 방법
    KR-20020096532-ADecember 31, 2002삼성전자 주식회사둥근 상부 모서리를 갖는 소자활성영역 형성 방법

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle