Ternary detection circuit



【課題】入力信号に対する高精度な3値レベル検出を低電源電圧構成で実現することができるとともに、全体の回路規模を縮小して電力消費を抑制することができ、低電力消費で小型化が進むモバイル機器に容易に対応することができる3値検出回路を提供する。 【解決手段】CMOSプロセスによる回路形成を可能とし、回路を構成する各トランジスタ素子を縮小化して全体の回路面積を低減するとともに、回路動作に必要な消費電流を更に抑制しかつ低電源電圧でも、入力端子3への入力信号に対して、出力端子4、5からの出力信号の状態により3値レベルの検出を可能にする。 【選択図】図1
<P>PROBLEM TO BE SOLVED: To provide a ternary detection circuit capable of achieving precise ternary level detection relating to an input signal by a low power supply voltage configuration, capable of suppressing power consumption by reducing the whole circuit scale, and capable of easily responding to a mobile device which is advanced in miniaturization by low power consumption. <P>SOLUTION: Circuit formation is made to be enabled by a CMOS process. Ternary level detection can be enabled by a state of output signals from output terminals 4, 5 relating to an input signal to an input terminal 3 even reducing the whole circuit area by miniaturizing each of transistor elements configuring the circuit, and even by a low power supply voltage by further reducing power consumption to be needed for a circuit operation. <P>COPYRIGHT: (C)2008,JPO&INPIT




Download Full PDF Version (Non-Commercial Use)

Patent Citations (2)

    Publication numberPublication dateAssigneeTitle
    JP-H07135464-AMay 23, 1995Nec Corp, 日本電気株式会社Tri-state value input buffer circuit
    JP-S6062234-AApril 10, 1985Oki Electric Ind Co LtdTri-state input circuit

NO-Patent Citations (0)


Cited By (0)

    Publication numberPublication dateAssigneeTitle